Halbleitereinheit mit Gate-Stapel und ein Verfahren zu deren Herstellung sowie die Verwendung einer Gate-Stapel-Struktur in einer Halbleitereinheit

Abstract

Halbleitereinheit, aufweisend eine Gate-Stapel-Struktur (1), wobei die Gate-Stapel-Struktur (1) aufweist: wenigstens ein Substrat (10), das einen Halbleiter aufweist, der mit n-Typ-Trägern wesentlich dotiert ist; wenigstens eine auf dem Substrat (10) gebildete Passivierungsschicht (12), die Silicium aufweist, und wenigstens eine auf der Passivierungsschicht (12) gebildete Isolatorschicht (13), wobei die Gate-Stapel-Struktur (1) ferner aufweist: wenigstens einen Zwischenschicht-Dotierstoff, der zwischen dem Substrat (10) und der Passivierungsschicht (12) bereitgestellt ist, wobei der Zwischenschicht-Dotierstoff einen n-Typ-Dotierstoff (11) aufweist, der ausgewählt ist, um das Steuern einer Schwellenspannung zu ermöglichen, die an die Gate-Stapel-Struktur (1) anwendbar ist, wenn die Halbleitereinheit in Verwendung steht.

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (3)

      Publication numberPublication dateAssigneeTitle
      EP-1655767-A2May 10, 2006Interuniversitair Microelektronica Centrum (Imec)Verfahren zur Herstellung eines passivierten Halbleitersubstrats
      US-7446380-B2November 04, 2008International Business Machines CorporationStabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
      WO-2009156954-A1December 30, 2009Nxp B.V.Régulation de croissance de couche interfaciale dans une structure de grille à k élevé pour un transistor à effet de champ

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle